Mitä seuraa palvelinpiireille?

Tämän viikon Hot Chips -konferenssissa mielenkiintoisimmat ilmoitukset koskivat huippuluokan prosessoreita. Ne on suunniteltu suurille Unix-pohjaisille järjestelmille, mutta ne osoittavat kuinka paljon voimaa nykypäivän huippuluokan piirit voivat tuottaa. Ne eivät ole sellaisia ​​järjestelmiä, joita suurin osa meistä käyttää yrityspalvelintalleissamme tai joita näet suurissa mittakaavoissa sijaitsevissa tietokeskuksissa, vaan ne, jotka ajavat kriittisiä sovelluksia suurissa yrityksissä tai kenties korkeissa suorituskykylaskentatilanteet.

Joka vuosi Hot Chips on paikka, jossa tällaiset sirut saavat yksityiskohtaisen esittelyn. Viime vuonna näimme IBM: n Power 7+: n ja zNextin, Fujitsun SPARC64 X: n ja Oraclen SPARC T5: n, ja tänä vuonna opimme lisätietoja z-sarjasta, Oraclen SPARC M6: sta, sekä IBM Power- ja Fujitsu SPARC X -sarjan seuraajista..

Mielenkiintoisin näistä oli IBM: n Power8, jossa on 12 ydintä, joista kukin pystyy suorittamaan jopa kahdeksan säiettä, 512 kt SRAM-tason 2 välimuistia ydintä kohden (6 Mt L2) ja 96 Mt jaettua sulautettua DRAMia tason 3 välimuistina. Osittain mikä tekee järjestelmästä niin epätavallisen, on uusi Centaur-niminen muistipuskurisiru, joka sisältää 16 Mt upotettua DRAM-muistia L4-välimuistissa ja muistiohjaimen. Jokainen Power8-siru voi muodostaa yhteyden kahdeksaan näistä (yhteensä 96 Mt upotetussa DRAM L4 -sirun ulkopuolella). Huomaa, että jokaisella Centaurilla on myös neljä nopeaa DDR-porttia, joiden kokonaismuistikapasiteetti on 1 kt / pistorasia.

Power8 on iso siru 650 mm ^{2: n} sirulla, joka tuotetaan IBM: n 22 nm: n SOI-prosessilla. (Se itsessään on huomattavaa, koska IBM voi olla ainoa yritys, joka kaupallistaa tätä prosessia.) Verrattuna edellisen sukupolven Power 7+: ään, joka valmistettiin 32 nm: n SOI-prosessilla, Power8: lla pitäisi olla enemmän kuin kaksi kertaa muistin kaistanleveys nopeudella 230 Gt / s. IBM sanoo, että jokaisella ytimellä pitäisi olla 1, 6-kertainen Power7: n suorituskyky yksisäikeisissä sovelluksissa ja kaksi kertaa SMT (symmetrinen monisäikeinen) suorituskyky.

IBM on siirtynyt patentoidusta käyttöliittymästä PCIe Gen 3 -tukeen omalla Coherence Attach Processor Interface -liittymällä (CAPI), joka mahdollistaa kiihdyttimien, kuten FPGA (täysin ohjelmoitavat porttiryhmät, joita käytetään tiettyjen sovellusten nopeuttamiseen), täydellisen laitteistovälimuistin johdonmukaisuuden. Ja se on sanonut lisensoivan ytimet osana äskettäin julkistettua Open Power Consortiumia.

Yhtiö kertoi, että sen perinteiset Power Systems -asiakkaat ovat olleet pankkeja, finanssiasiakkaita ja suuria vähittäiskauppiaita, mutta puhuivat pyrkimyksistä laajentaa käyttötarkoituksiaan sisällyttämällä iso data ja analytiikka. IBM ei ole vielä ilmoittanut tuotteiden saatavuudesta, mutta puheessa sanottiin, että sillä on "laboratorio täynnä järjestelmiä".

IBM antoi myös lisätietoja zEC12-prosessorialijärjestelmästään, jota esiteltiin viime vuonna nimellä "zNext". Järjestelmäarkkitehtuuri, joka on suunniteltu käytettäväksi z-sarjan keskusyksiköissä, sisältää jopa kuusi keskusprosessorin (CP) sirua, jotka on kytketty järjestelmäohjaimeen (SC), jotka kaikki yhdistetään monisirumoduulissa yhden solmun luomiseksi järjestelmään. (Jokaisessa järjestelmässä voi olla useita solmuja.) Jokaisessa CP: ssä on kuusi 5, 5 GHz: n ydintä, jokaisella on oma L1- ja L2-välimuisti, ja 48MB jaettua eDRAM L3 -välimuistia yhteensä 2, 75 miljardiin transistoriin suulakkeella, jonka koko on 598 mm2, ja se on tuotettu. 32 nm SOI. SC: llä on 192 Mt jaettua L4 eDRAMia ja kuuden CP: n rajapinnat, ja se käyttää 3, 3 miljardia transistoria muotissa, jonka koko on 526 mm ² ja joka on myös tuotettu 32 nm SOI: llä.

Yrityksen mukaan tämä siru on optimoitu erittäin virtualisoituihin ympäristöihin, suuriin yhden kuvan työkuormiin ja suureen tiedonjakoon prosessorien välillä. IBM totesi, että keskusyksiköt ovat edelleen useimpien ATM-, luottokortti- ja suurten ruokakauppojen ydin.

Unix-järjestelmissä Power kohtaa tyypillisesti Intelin Itaniumia, jota ei ollut edustettuna tämän vuoden näyttelyssä, sekä SPARC-pohjaisia ​​malleja Oraclelta (perustuu Sunin hankintaan) ja Fujitsulta.

Oracle esikatseli SPARC M6: ta, joka käyttää samaa S3-ydintä kuin edellinen M5, joka oli kuuden ytimen / 48 langan malli, jossa oli jopa 32 liitäntää, mutta sen tulisi skaalata suurempiin malleihin. M6: lla on 12 ydintä / 96 säiettä, joissa on 48 Mt L3-välimuistia, ja se on suunniteltu skaalaamaan jopa 96 pistorasiaa käyttämällä Bixby-nimistä sirua, joka toimii silta-siruna, jotta muisti olisi johdonmukaisempi useiden pistorasioiden välillä. ("Liimaton" skaalaus voi skaalata jopa kahdeksan pistorasiaa ilman erityistä alusta.) Esimerkiksi nykyinen M5-32-järjestelmä sisältää 32 M5 SPARC -prosessoria ja 12 Bixby-sirua. M6, jolla on 4, 27 miljardia transistoria, valmistetaan myös suhteellisen vakiona 28 nm CMOS-prosessilla.

Oraclen mukaan M6 oli viritetty Oraclen ohjelmistoihin, mukaan lukien sen perusohjelmistot ja tietokantapino sekä muistiin tallennetut tietokannat ja sovellukset.

Fujitsu näytti SPARC64X +: n, seuraajansa SPARC64 X: lle. Jälleen tämä ei tunnu olevan valtava muutos; edeltäjänsä tavoin siinä on 16 sydäntä, joissa molemmissa on kaksi säiettä, ja 24 Mt jaettua tason 2 välimuistia, ja siinä on noin kolme miljardia transistoria, joiden suulake on noin 600 mm ². Mutta se tarjoaa paremman suorituskyvyn, jopa 3, 5 GHz: iin, ja paljon korkeamman suorituskyvyn, kun Fujitsu vaatii 448 gigaflipsin ja 102 Gt / s muistin suorituskyvyn. Se skaalaa jopa 64 pistorasiaa käyttämällä neljän CPU: n ja kahden poikkipalkkisirun (jota se kutsuu XB: ksi) rakennuspalikoita. Jokainen pistorasia voi tukea jopa 1 Tt DRAM-muistia. Yksi iso muutos on, että sirujen väliset yhteydet ovat nyt paljon nopeampia.

Fujitsu mainitsi myös, mitä se kuvaili "ohjelmisto siruun" -moottoreiksi, jotka on suunniteltu nopeuttamaan tiettyjä sovelluksia, mukaan lukien salaus, desimaalilukuviestikirjat ja tietokantojen käsittely.

Sekä Fujitsu että Sun puhuivat vuosien kokemuksestaan, joka heillä oli SPARC-sirujen suunnittelussa, ja lupasivat tehdä uusia parannuksia.

Kaikki nämä prosessorit on suunnattu suhteellisen pienille viipaleille palvelinmarkkinoista. Mieti kuitenkin taustalla olevaa tekniikkaa: tuki 64- tai 96-liittimille, teratavu muistia pistoketta kohden, esimerkiksi sulautettu DRAM, nopeammat yhteydet ja parempi johdonmukaisuus. Se on kaikki melko uskomatonta ja uskomattoman voimakasta.