Video: Explanation of Intel's 14nm Process (Marraskuu 2024)
Viime viikolla Intel-kehittäjäfoorumilla useat Intel-insinöörit paljastivat paljon enemmän teknisiä yksityiskohtia Core M -suorittimesta, yleisestä Broadwell-mikroarkkitehtuurista ja sen taustalla olevasta 14 nm prosessista.
Johtava insinööri ja CPU: n pääarkkitehti Srinivas Chennupaty selitti, että vaikka Broadwell on "rasti" Intelin "rasti / tock" -pysymisessä (tarkoittaen, että se on ensisijaisesti prosessi kutistuu 14 nm: iin), Broadwellin mikroarkkitehtuuri on laajennettu Haswell-arkkitehtuurista käytetään nykyisissä 22 nm tuotteissa. Vaikka suurin osa esityksestä oli vähätehoista Core M -versiota, joka oli tarkoitettu tablet-laitteille, 2-in-1-laitteille ja tuulettimattomille ultrakirjoille, hän huomautti, että tämän arkkitehtuurin on tuettava laajaa tuotevalikoimaa tableteista Xeon-palvelimiin.
Hänen mukaansa koko arkkitehtuuri on suunniteltu parempaan dynaamiseen virran ja lämmön hallintaan, vähentämällä SoC-järjestelmän tyhjäkäyntitehoa ja lisäämällä dynaamista toiminta-aluetta, jonka avulla se voi toimia laajemmalla tehon alueella. Siksi Core M -versio, joka pienenee vain 4, 5 watin kokonaistehoon, toimii puhaltimettomissa järjestelmissä.
Osa tästä johtuu tehostetusta virranhallinnasta ytimessä, kuten sillä, miten se pystyy sopeutumaan erilaisiin tehotilaan, jotta se voi silti saada "turbovahvistuksen" tarvittaessa ylikuumentamatta prosessoria ja sillä on parannettu täysin integroitu jännite säädin (FIVR), joka on suunniteltu muuttamaan jännitettä tavalla, joka tarkkailee huipputarvetta ja parantaa suorituskykyä pienellä teholla. Se tarjoaa myös koko ratkaisun, mukaan lukien erillisen alustaohjaimen keskittimen (PCH) tai piirisarjan, paremman valvonnan, jotta PCH puolestaan voi kurottaa kytkettyjen ominaisuuksien virtaa, jolloin linkit voivat siirtyä pienitehoisiin tiloihin esimerkiksi SATA-asemien suhteen., PCI Express ja USB. Ja siinä on aktiivinen ihon lämpötilan hallinta, joten siru voi itse seurata lämpötilaa ja säätää virrankulutusta vastaavasti.
Mikroarkkitehtuuri itsessään voi saada enemmän suorituskykyä kuin aikaisempi Haswell-sukupolvi samalla taajuudella, johtuen ominaisuuksista, kuten suurempi tilauksen ulkopuolinen ajoitus, parannettu osoitteen ennustaminen ja parannus vektori- ja liukulukulaskennassa.
Kaiken kaikkiaan hän sanoi, että vaikka yksisäikeiset ohjeet jaksoa kohden ovat nousseet vain vähän tässä sukupolvessa, kaikki tämä lisää siihen pisteeseen, että yhden kierteiden suorituskyky on viimeisen 7 vuoden aikana kasvanut 50% samalla nopeudella.
Muut muutokset sisältävät uudet salaus- ja tietoturvaohjeet, paremman seurannan ja eräitä parannuksia edellisen sukupolven tapahtumien muistilaajennuksiin (tunnetaan nimellä TSX tai Transactional Synchronization Extensions) ja virtualisointikomentoihin (VT-x).
Core M: n mukana tuleva PCH-piirisarja tunnetaan nimellä PCH-LP ja tuotetaan tosiasiassa 22 nm prosessissa. Tämä suunniteltiin käyttämään noin 25% vähemmän virtaa tyhjäkäynnillä ja vähentämään aktiivista tehoa noin 20%. Se sisältää myös parannuksia ääni- ja PCI Express -tallennukseen.
Kaiken kaikkiaan hän sanoi, että muutokset mahdollistavat tehon pienentymisen kaksinkertaisesti, kuin mitä perinteisestä prosessin skaalaamisesta voisi odottaa, sekä parannetut yhden säikeen ohjeet / vuorokausi ja vektorien suorituskyky.
Vastaavia parannuksia on tehty myös grafiikkaan, sanoo johtava insinööri ja grafiikka-arkkitehti Aditya Sreenivas. Tavoitteena oli jälleen suorituskyvyn / watin parannukset, kuten paremmat dynaamiset tehot ja vuotoominaisuudet, optimoimalla alhaisemman jännitteen toimintaan; ja mikroarkkitehtuuriparannukset dynaamisen tehon vähentämiseksi. Hän huomautti, että tämä on suunniteltu toimimaan myös 6 ja 10 W: n teholla, ehkä vihjaten uusille versioille.
Varsinainen grafiikka-arkkitehtuuri itsessään näyttää samanlaiselta kuin edellinen versio, mutta Core M: n toteutuksessa käytetty GT2-versio on noussut 20: stä 24: een toteutusyksikköön, jotka on järjestetty kolmeksi "alaosaksi", joista jokaisessa on 8 EU: ta. (Toisessa puheessa laskenta-arkkitehtuuriin keskittyvä Intel-insinööri antoi esimerkkejä grafiikkaversioista, joissa on 12 ja 48 EU: ta, ja ehdotti tulevia versioita.)
Yksi tärkeä ero on, että tämä versio tukee Direct X 11.2: ta ja on DX12-valmis sekä tukee Open GL 4.3- ja Open CL 2.0 -versioita. Tämän pitäisi tarkoittaa, että melkein kaikkien pelien ja sovellusten tulisi toimia tässä olevien grafiikoiden kanssa, vaikkakaan ei välttämättä samalla nopeudella, mitä näkisit erillisellä grafiikkasirulla. Mutta kaiken kaikkiaan nämä muutokset saattavat johtaa grafiikan suorituskyvyn paranemiseen joissakin tapauksissa 40% verrattuna aikaisempaan Haswell-Y-sarjaan.
Toinen suuri muutos on yhteisen virtuaalimuistin (SVM) tuki OpenCL: ssä, jolloin sekä CPU- että GPU-komponentteja voidaan käyttää laskentaan. Tämä näyttää olevan olennaisesti sama käsite kuin heterogeeninen järjestelmäarkkitehtuuri (HSA), kuten AMD ja muut ajavat.
Uudessa arkkitehtuurissa on myös joitain parannuksia mediatoiminnoissa, sanoo Intel Fellow ja media-arkkitehti Hong Jiang. Hänen mukaan siru sallii sellaisten asioiden, kuten Intel Quick Sync -videoiden ja videon uudelleenkoodauksen, "2x nopeampi" kuin edellinen versio, ja laadun parantuminen. Lisäksi sillä on nyt tuki VP8-dekoodaukselle sekä AVC, VC-1, MPEG2 ja MVC videolle; JPEG- ja Motion JPEG -dekoodaukset videoneuvotteluihin ja digitaaliseen valokuvaukseen; ja GPU-nopeutettu HEVC-dekoodaus ja koodaus jopa 4K 30fps. 4K-videon sallimisen lisäksi näiden muutosten pitäisi sallia 25% pidempi Full HD -videotoisto.
14 nm prosessitekniikka
Vaikka Intel antoi aikaisemmin paljon tietoa 14 nanometrin prosessitekniikasta, Mark Bohr, Intel Senior Fellow, Logic Technology Development, seurasi uutta prosessia ja jakoi lisätietoja.
"Ainakin Intelille Mooren laki jatkuu", hän sanoi ja osoitti diojen osoittaen, että Intel on vuosien ajan keskimäärin 0, 7-kertainen transistorien skaalaus jokaisen sukupolven ajan ja että se jatkaa niin. (Huomaa, että jos se skaalautuu molemmissa ulottuvuuksissa, saat uuden transistorin, joka on noin 50% suurempi kuin edellisen sukupolven, minkä Mooren laki teknisesti ennustaa.)
Hän puhui siitä, kuinka tämä oli Intelin toinen sukupolvi sen "Tri-Gate" -transistoreissa 22 nm johdannon jälkeen (Intel käyttää termiä "Tri-Gate" peittämään transistorit, joissa kanava on korotettu substraatin yläpuolelle, kuten evä, ja ohjain kietou kaikkien kolmen puolen ympärille, rakenne, johon suurin osa teollisuudesta viittaa "FinFET" -transistoreina). Hän totesi, että evien välinen etäisyys pieneni 60 nm: stä 42 nm: iin siirtyessään uuteen prosessiin; evien korkeus kasvoi tosiasiassa 34 nm: stä 42 nm: iin. (Yllä olevassa diassa "korkea-k dielektrinen" on keltainen; metallinen hilaelektrodi sinisenä, käyttäen korkea-k / metalli-porttirakennetta, jota Intel on käyttänyt 45nm: n solmunsa jälkeen.)
Hän sanoi 14 nm: n sukupolvella, että pienin kriittinen ulottuvuus oli Tri-gate-evän leveys, joka oli noin 8 nm, kun taas muut kriittiset mitat vaihtelivat välillä 10 nm - 42 nm (etäisyydelle eväenkorkeuden keskipisteestä keskustaan) seuraavasta eväkorkeudesta). Hän totesi, että transistoreissa tehdään usein useita etureita, ja evien lukumäärän vähentäminen transistoria kohti johtaa parantuneeseen tiheyteen ja pienempaan kapasitanssiin.
Hänen mukaansa tämän sukupolven eväkorkeus laski 0, 7x (60 - 42 nm), portin sävelkorkeus 0, 87x (90 - 70 nm) ja yhdyskytkentäväli.65x (80 - 52 nm), jolloin kokonaiskeskiarvo noin historiallisen.7x keskiarvon. Hänen mukaansa toinen tapa tarkastella sitä oli kertoa portin sävelkorkeudesta ja metallisesta sävelkorkeudesta, ja siellä hän sanoi, että Intel oli logiikka-alueen skaalausasennossa 0, 53, mikä oli hänen mukaansa normaalia parempi. (Sivuna kiinnostin myös sitä, että Bohrin dioissa Core M -suoritin oli 1, 9 miljardia transistoria 82 mm2: n muotokokoon verrattuna virallisen kaavion mukaiseen 1, 3 miljardiin; Intel PR myönsi virheen ja sanoi, että 1, 3 miljardia on oikea kuva.)
Tarkastellessaan kustannuksia transistoria kohden, Bohr katsoi, että tuotetun piikiekon kustannukset kasvavat lisäpeitevaiheiden vuoksi - jotkut kerrokset vaativat nyt kaksinkertaista ja jopa kolminkertaista kuviointia. Mutta hän sanoi, että koska 14 nm solmu saavuttaa paremman kuin normaali alueen skaalaus, se säilyttää normaalit kustannukset transistoria kohti.
Itse asiassa hän osoitti kaavioita, jotka osoittavat, että Intel odottaa tällaisten alennusten jatkuvan tulevaisuudessa. Ja hän jatkoi väittämäänsä, että muutokset johtavat myös alhaisempiin vuotoihin ja suurempaan suorituskykyyn ja siten parantuneeseen suorituskykyyn wattia kohti, mikä hänen mukaansa oli parantunut 1, 6X / sukupolvi.
Hän huomautti, että siirtyessään Haswell-Y: stä Core M: iin, Intelillä olisi ollut suulake, joka olisi 0, 51x suurempi kuin aikaisempi siru, jos se olisi ollut ominaisuusneutraali; Core M: n suunniteltujen lisäominaisuuksien avulla Core M saavutti suulakealueen skaalauksen 0, 63x.
Bohr kertoi, että 14nm: n tuotanto on nyt määrätuotteita Oregonissa ja Arizonassa, ja se aloitettaisiin Irlannissa ensi vuoden alussa. Hän kertoi myös, että vaikka Intelillä oli aiemmin kahta transistoriversiota - korkeajännite- ja ultra-matalavuotoisia -, sillä on nyt ominaisuuksien kirjo suuritehoisesta paljon alhaisempaan päähän erilaisilla transistoreilla, kytkentäpinoilla jne.
Suuri osa tästä näyttää olevan osa Intelin työntöä valimoalueeseen, jossa se tekee siruja muille yrityksille. Todellakin, valimoyrityksen pääjohtaja Sunit Rikhi esitteli Bohrin ja myöhemmin piti oman puheensa, joka osoitti kaikki Intelin tarjoamat vaihtoehdot. (Vaikka Intelillä on edistyksellinen tekniikka, sillä ei ole kokemusta pienitehoisten sirujen tuottamisesta, joita kilpailijoilla, kuten TSMC: llä ja Samsungilla, on. Joten se korostaa johtoasemaansa 14 nanometrin valmistuksessa.)
Seuraavaksi tulee 10 nm, kun Bohr sanoi, että se oli nyt "täydessä kehitysvaiheessa" ja että hänen "päivätyönsä" työskenteli 7 nm prosessissa.
Hän kertoi olevansa erittäin kiinnostunut EUV: stä (äärimmäisestä ultravioletti litografiasta) sen mahdollisuuksista parantaa skaalausta ja prosessivirtauksen yksinkertaistamista, mutta sanoi, että se ei vain ole valmis luotettavuuden ja valmistettavuuden kannalta. Hänen mukaansa ei 14nm eikä 10nm solmut käytä tätä tekniikkaa, vaikka hän olisi halunnut. Hän kertoi, että Intel ei "vedonlyöntiä" 7 nm: lle ja pystyi valmistamaan siruja tuolla solmulla ilman sitä, vaikka hän sanoi, että EUV: n kanssa olisi parempi ja helpompaa.
Bohr sanoi, että siirtyminen 450 mm: n kiekkoihin 300 mm: n standardista, jota koko teollisuus nyt käyttää, auttaisi vähentämään transistorien kustannuksia. Hänen mukaansa kokonaisen työkalusarjan ja kokonaan uuden fab: n kehittäminen maksaa kuitenkin paljon, ja se riippuu useiden suurten yritysten yhteistyöstä saadakseen tämä kaikki aikaan. Hänen mukaansa teollisuus ei ole aivan sopinut oikeaan aikaan tähän, joten se on useiden vuosien päässä.
Kaiken kaikkiaan hän sanoi, että hän ei vielä näe loppua skaalaamisessa, ja totesi, että Intelin tutkijat etsivät erilaisia ratkaisuja transistoreissa, kuvioinnissa, yhdistämisessä ja muistissa. Hänen mukaansa viime aikoina on ollut useita mielenkiintoisia teknisiä asiakirjoja sellaisista asioista kuin III-V-laitteet (jotka käyttävät erilaisia puolijohdemateriaaleja) ja T-FET (tunnelikenttätehostetransistorit), ja tulossa oli aina jotain mielenkiintoista.
