Chipmaking-haasteet kohtaavat Mooren lakia

Muutaman vuoden välein on tarinoita siitä, kuinka Mooren laki - käsite, että transistorien määrä tietyllä alueella kaksinkertaistuu joka toinen vuosi - niin, kuolee. Tällaisia ​​tarinoita on ollut jo vuosikymmenien ajan, mutta näemme edelleen uusia siruja, joissa on enemmän transistoreita muutaman vuoden välein, melko aikataulussa.

Esimerkiksi helmikuussa Intel esitteli 4, 3 miljardin transistorin sirun, nimeltään Xeon E7v2 tai Ivytown, 541 neliömetrin muottimeen käyttämällä 22nm prosessiaan. Kymmenen vuotta sitten Intelin huippuluokan Xeon, joka tunnetaan nimellä Gallatin, oli 130 nm: n siru 82 miljoonalla transistorilla 555 neliömetrin muotissa. Se ei ole aivan yhtäaikaista kaksinkertaistumisen kanssa kahden vuoden välein, mutta se on lähellä.

Se ei tietenkään tarkoita, että se jatkaa toimimistaan ​​ikuisesti, ja sirujen valmistuksessa tapahtuu todellakin suuria muutoksia, jotka vaikuttavat sekä sirujen valmistukseen että suunnitteluun, ja kaikilla näillä on pysyviä vaikutuksia käyttäjiin.

Ilmeisimmin on jo kauan ollut selvää, että kellonopeudet eivät ole nopeampia. Loppujen lopuksi Intel esitteli vuonna 2004 Pentium-sirut, joiden taajuus oli 3, 6 GHz; tänään yhtiön huippuluokan Core i7 toimii 3, 5 GHz: n taajuudella, suurin turbo-nopeus on 3, 9 GHz. (Tietenkin on jotkut ihmiset, jotka ylikellottavat, mutta niin on aina ollut.)

Sen sijaan suunnittelijat reagoivat lisäämällä siruihin lisää ytimiä ja lisäämällä kunkin yksittäisen ytimen tehokkuutta. Nykyään pieninkin siru, jonka voit hankkia pöytätietokoneelle tai kannettavalle tietokoneelle, on kaksoisytiminen siru, ja neliytimiset versiot ovat yleisiä. Jopa puhelimissa, näemme nyt paljon neliytimisiä ja jopa kahdeksanytimisiä osia.

Se on hieno käytettäessä useita sovelluksia samanaikaisesti (monitehtävä) tai sovelluksille, jotka voivat todella hyödyntää useita ytimiä ja säikeitä, mutta suurin osa sovelluksista ei silti tee sitä. Kehittäjät - etenkin ne, jotka luovat kehittäjätyökaluja - ovat viettäneet paljon aikaa sovellustensa toimivuuden parantamiseksi useiden ytimien kanssa, mutta edelleen on paljon sovelluksia, jotka riippuvat enimmäkseen yksisäikeisestä suorituskyvystä.

Lisäksi prosessorien kehittäjät asettavat sovellusprosessoriin paljon enemmän grafiikan ytimiä ja muita erikoistuneita ytimiä (kuten sellaisia, jotka koodaavat tai dekoodaavat videota tai salaavat tai purkavat tietoja) sovellusprosessoriin, missä suuri osa teollisuudesta on kutsunut heterogeenistä käsittelyä. AMD, Qualcomm ja MediaTek ovat kaikki ajaneet tätä konseptia, jolla on joissain asioissa paljon järkeä. Se varmasti auttaa integroinnissa - tekemällä sirut pienemmiksi ja vähemmän nälkäisiksi; ja näyttää olevan järkevä matkaviestinprosessoreissa - kuten iso.LITTLE-lähestymistapa, jonka ARM on valinnut, kun se yhdistää tehokkaammat, mutta enemmän voimaa tarvitsevat ytimet sellaisiin, jotka vievät vain vähän virtaa. Monille meistä on iso asia saada siruja, jotka käyttävät vähemmän tehoa samaan suorituskykyyn - ja siksi mobiililaitteisiin, joiden akun varaus kestää kauemmin.

Valtavan määrän ytimiä - olivatpa grafiikkaydinät tai erikoistuneet x86-ytimet - on varmasti valtava vaikutus korkean suorituskyvyn tietojenkäsittelyyn, missä esimerkiksi Nvidian Tesla-levyt tai Intelin Xeon Phi (Knight's Corner) vaikuttavat valtavasti. Itse asiassa suurin osa nykyaikaisimmista supertietokoneista käyttää yhtä näistä lähestymistavoista. Mutta se toimii silti vain tietyntyyppisiin käyttötarkoituksiin, ensisijaisesti sovelluksiin, jotka käyttävät SIMD (yksi käsky, useita tietoja) -komentoja. Toisaalta tämä lähestymistapa ei toimi.

Ja se ei ole vain, että sirut eivät pysty toimimaan nopeammin. Valmistuspuolella on muita esteitä lisäämällä transistoreita dieen. Viime vuosikymmenen aikana olemme nähneet kaikenlaisia ​​uusia tekniikoita sirujen valmistukseen siirtymässä perinteisestä piin, hapen ja alumiinin seoksesta kohti uutta tekniikkaa, kuten "kiristettyä piitä" (jossa insinöörit venyttävät piiatomit), korvaavan portit, joissa on korkean K / metallisen portin materiaalit, ja viimeksi siirtymässä perinteisistä tasomaisista porteista kohti 3D-portteja, jotka tunnetaan FinFETs tai "TriGate" Intel-puheessa. Kahta ensimmäistä tekniikkaa käyttävät nyt kaikki edistyneet sirunvalmistajat. Valimot suunnittelevat FinFET-järjestelmien käyttöönottoa seuraavan vuoden aikana Intelin 2012 käyttöönoton jälkeen.

Yksi vaihtoehto on nimeltään FD-SOI (täysin köyhdytetty pii-eriste), tekniikka, jota erityisesti ST Microelectronics on työntänyt ja joka käyttää ohua eristyskerros piisubstraatin ja kanavan välissä pienten transistorien paremman sähköohjauksen aikaansaamiseksi. teoria tarjoaa paremman suorituskyvyn ja pienemmän tehon. Mutta toistaiseksi FinFET-yrityksillä ei näytä olevan saavan läheskään vauhtia suurilta valmistajilta.

Viime aikoina Intel on tehnyt suuren osan siitä, kuinka pitkälle se on menossa sirujen valmistuksessa, ja todellakin se aloitti Core-mikroprosessoriensa volyymituotannon toimittamisen 22 nm: n prosessissaan TriGate-tekniikalla noin kaksi vuotta sitten ja aikoo lähettää 14 nm tuotteita toisella puoliskolla. tämän vuoden. Samaan aikaan suuret siruvalimot suunnittelevat 20nm: n tuotantomäärän myöhemmin tänä vuonna perinteisiä tasomaisia ​​transistoreita käyttäen. 14 tai 16 nm: n tuotteita, joiden FinFET-moduulit on suunniteltu seuraavalle vuodelle.

Intel on osoittanut dioja, jotka osoittavat kuinka kaukana eteenpäin on sirujen tiheydellä, kuten tämä analyyttipäivän jälkeen:

Mutta valimot ovat eri mieltä. Tässä on liuku TSMC: n viimeisimmästä sijoittajapyynnöstä, jossa sanotaan, että se voi täyttää aukon ensi vuonna.

Ilmeisesti vain aika näyttää.

Sillä välin pienempien muottikokojen saaminen on vaikeampaa perinteisillä litografiatyökaluilla, joita käytetään linjojen syövyttämiseen piisirulle. Upotus litografia, jota teollisuus on käyttänyt jo vuosia, on saavuttanut rajansa, joten myyjät siirtyvät nyt "kaksinkertaiseen kuviointiin" tai vielä useampaan läpikulkuun saadakseen hienompia mittoja. Vaikka olemme nähneet jonkin verran edistystä viime aikoina, kauan odotettu siirtyminen kohti äärimmäistä ultravioletti (EUV)-litografiaa, jonka pitäisi tarjota hienompaa hallintaa, on edelleen vuosien päässä.

FinFET-ohjelmien ja useiden kuvioiden kaltaiset asiat auttavat valmistamaan seuraavan sukupolven siruja, mutta kasvavilla kustannuksilla. Itse asiassa monet analyytikot sanovat, että tuotannon transistorin kustannukset 20 nm: n kohdalla eivät ehkä ole parannuksia 28 nm: n kustannuksiin verrattuna, koska tarvitaan kaksinkertainen kuviointi. Ja uudet rakenteet, kuten FinFET, ovat todennäköisesti myös kalliimpia, ainakin alussa.

Seurauksena on, että monet sirunvalmistajat etsivät entistä eksoottisempia menetelmiä tiheyden parantamiseksi, vaikka perinteiset Mooren lakitekniikat eivät toimisi.

NAND-flash-muisti käyttää edistyneintä prosessitekniikkaa, joten siinä on jo törmäyssä vakavaan ongelmaan tavanomaisen vaakatasossa. Ratkaisu on luoda pystysuorat NAND-kielet. Yksittäiset muistisolut eivät pienene, mutta koska voit pinota niin monia toistensa päälle - kaikki samalle alustalle - saat paljon suuremman tiheyden samassa jalanjälkessä. Esimerkiksi 16-kerroksinen 3D NAND -piiri, joka on valmistettu 40 nm prosessilla, olisi suunnilleen yhtä suuri kuin tavanomainen 2D NAND siru, joka on valmistettu 10 nm prosessilla (edistynein käytössä oleva prosessi on nyt 16 nm). Samsung sanoo valmistavansa jo V-NAND (Vertical-NAND) -tekniikkaa, ja Toshiba ja SanDisk seuraavat sen, mitä se kutsuu p-BiCS: ksi. Micron ja SK Hynix kehittävät myös 3D NANDia, mutta näyttävät keskittyvän vakio 2D NANDiin parin seuraavan vuoden ajan.

Huomaa, että tämä ei ole sama asia kuin 3D-sirujen pinoaminen. DRAM-muisti osuu myös skaalautuvaan seinämään, mutta sillä on erilainen arkkitehtuuri, joka vaatii yhden transistorin ja yhden kondensaattorin jokaisessa solussa. Ratkaisu on pinota useita valmistettuja DRAM-muistipiirejä päällekkäin, porata reikiä substraattien läpi ja kytkeä ne sitten käyttämällä tekniikkaa, jota kutsutaan silikonivääreiksi (TSV). Lopputulos on sama - suurempi tiheys pienemmässä jalanjälkessä -, mutta se on enemmän edistynyttä pakkausprosessia kuin uusi valmistusprosessi. Teollisuus aikoo käyttää tätä samaa tekniikkaa muistin pinottamiseen logiikan päälle paitsi jalanjäljen leikkaamiseksi, myös suorituskyvyn parantamiseksi ja tehon vähentämiseksi. Yksi ratkaisu, joka on saanut paljon huomiota, on Micron's Hybrid Memory Cube. Lopulta 3D-sirujen pinoamista voitaisiin käyttää luomaan tehokkaita mobiileja siruja, jotka yhdistävät prosessorit, muisti, anturit ja muut komponentit yhdessä paketissa, mutta näiden niin kutsuttujen heterogeenisten tuotteiden valmistuksessa, testauksessa ja toiminnassa on vielä monia ratkaisevia asioita. 3D-pinot.

Mutta se on seuraavan sukupolven tekniikoita, joista sirunvalmistajat ovat puhuneet, vaikuttavat paljon eksoottisemmilta. Sirukonferensseissa kuulet paljon DSA: sta (Directed Self Assembly, DSA), jossa uudet materiaalit todella kootaan itsensä transistorien perusmalliin - ainakin yhdelle sirun kerrokselle. Se kuulostaa hiukan kuin tieteiskirjallisuus, mutta tiedän joukon tutkijoita, jotka uskovat, että tämä ei todellakaan ole kaukana.

Samaan aikaan muut tutkijat tarkastelevat luokkaa uusia materiaaleja - tunnetaan nimellä III-V puolijohteet perinteisemmissä valmistustyyleissä; kun taas toiset tarkastelevat erilaisia ​​puolijohderakenteita FinFET-tiedostojen, kuten nanojohtojen, täydentämiseksi tai korvaamiseksi.

Toinen menetelmä kustannusten vähentämiseksi on tehdä transistoreista suuremmalla kiekolla. Teollisuus on käynyt läpi nämä muutokset ennen siirtymistä 200 mm: n kiekoista 300 mm: n kiekkoihin (halkaisija noin 12 tuumaa) noin kymmenen vuotta sitten. Nyt on paljon puhetta siirtymisestä 450 mm: n kiekkoihin, kun suurin osa suurten kiekkojen valmistajista ja työkalutoimittajista on luonut konsortion tutkimaan tarvittavaa tekniikkaa. Tällaisen siirtymisen pitäisi vähentää valmistuskustannuksia, mutta siitä tulee korkeat pääomakustannukset, koska se vaatii uusia tehtaita ja uuden sukupolven sirujen valmistusvälineitä. Intelillä on Arizonassa sijaitseva tehdas, joka kykenee tuottamaan 450 mm: n tuotannon, mutta on viivästyttänyt työkalujen tilaamista, ja monet työkalumyyjät viivästyttävät myös tarjouksiaan, joten on todennäköistä, että ensimmäinen todellinen 450 mm: n kiekkojen tuotanto tapahtuu vasta Aikaisintaan 2019 tai 2020.

Kaikki näyttää olevan vaikeampaa ja kalliimpaa. Mutta niin on ollut puolijohdevalmistuksessa alusta alkaen. Suuri kysymys on aina, ovatko suorituskyvyn parannukset ja ylimääräinen tiheys tuotannon lisäkustannusten arvoinen.

ISSCC: Mooren lain laajentaminen

Mooren lain jatkaminen oli tärkeä aihe viime kuussa pidetyssä kansainvälisessä Solid State Circuits -konferenssissa (ISSCC). Stanfordin yliopiston professori ja Rambuksen perustaja Mark Horowitz huomautti, että syy siihen, että meillä on kaikessa nykyään laskenta, johtuu siitä, että laskenta tuli halpaa Mooren lain ja Dennardin skaalaussääntöjen vuoksi. Tämä on johtanut odotuksiin, että tietokonelaitteet tulevat yhä halvemmaksi, pienemmäksi ja tehokkaammaksi. (Stanford on piirtänyt prosessorien suorituskyvyn ajan myötä osoitteessa cpudb.stanford.edu).

Mutta hän totesi, että mikroprosessorien kellotaajuus lopetti skaalauksen vuoden 2005 ympäri, koska tehotiheydestä tuli ongelma. Insinöörit saavuttivat todellisen tehorajan - koska he eivät voineet tehdä siruista kuumempia, joten nyt kaikille laskentajärjestelmille on rajoitettu teho. Kuten hän totesi, virran skaalaaminen - virtalähteen jännite - muuttuu erittäin hitaasti.

Alan ensimmäinen pyrkimys ratkaista tämä ongelma on muuttaa tekniikkaa. "Valitettavasti en ole optimistinen siitä, että etsimme tekniikkaa, jolla korvataan CMOS tietojenkäsittelyä varten", hän sanoi sekä teknisistä että taloudellisista ongelmista. Ainoa tapa saada operaatioita sekunnissa lisääntymään on siten vähentää energiaa operaatiota kohden, hän sanoi, ehdottaen, miksi jokaisella on nykyään moniydinprosessorit, jopa matkapuhelimissaan. Mutta ongelma on, että et voi jatkaa ytimien lisäämistä, koska osut nopeasti pisteeseen, jossa tuotot vähenevät suorituskyvyn energian ja kuoleman alueen suhteen. Suorittimien suunnittelijat ovat tienneet tästä jo jonkin aikaa ja ovat optimoineet suorittimia pitkään.

Horowitz sanoi, että meidän ei pidä unohtaa muistin käyttämää energiaa. Hän esitteli esityksessään nykyisen tuntemattoman 8-ytimen prosessorin energiajakauman, jossa CPU-ytimet käyttivät noin 50 prosenttia energiasta ja lisämuisti (L1, L2 ja L3-välimuistit) käyttivät loput 50 prosenttia. Tämä ei sisällä edes ulkoista DRAM-järjestelmän muistia, joka voi johtaa 25 prosenttiin enemmän järjestelmän kokonaisenergiankulutuksesta.

Monet ihmiset puhuvat erikoistuneen laitteiston (kuten ASIC: n) käytöstä, joka voi olla tuhat kertaa parempi energian suhteen operaatiota kohti kuin yleiskäyttöinen CPU. Mutta kuten Horowitz huomautti, tehokkuus tulee tässä osittain, koska sitä käytetään erityisiin sovelluksiin (kuten modeemikäsittely, kuvankäsittely, videon pakkaaminen ja purkaminen), jotka periaatteessa eivät käytä muistia kovinkaan paljon. Siksi se auttaa niin paljon energiaa - se ei koske niinkään laitteistoa, vaan algoritmin siirtämistä paljon rajoitetumpaan tilaan.

Huono uutinen on, että tämä tarkoittaa, että rakennettavia sovelluksia on rajoitettu. Hyvä uutinen on, että saatat pystyä rakentamaan yleisemmän moottorin, joka pystyy käsittelemään tällaisia ​​sovelluksia "korkealla paikalla", mikä tarkoittaa, että heidän ei tarvitse käyttää muistia. Hän viittaa tähän erittäin paikalliseksi laskentamalliksi ja "mallinesovelluksiksi", joita sillä voidaan käyttää. Tämä vaatii tietysti uuden ohjelmointimallin. Stanford on kehittänyt toimialuekohtaisen kielen, kääntäjän, joka pystyy rakentamaan nämä stensiilisovellukset ja ajamaan niitä FPGA- ja ASIC-tiedostoilla.

MediaTekin puheenjohtaja ja toimitusjohtaja Ming-Kai Tsai kertoi myös ISSCC-konferenssissa, että ihmiset ovat kysyneet 1990-luvun alusta lähtien, kuinka kauan Mooren laki todella kestää. Mutta kuten Gordon Moore sanoi ISSCC: ssä vuonna 2003: "Mikään eksponentiaalisuus ei ole ikuista. Mutta voimme viivyttää sitä ikuisesti." Teollisuus on tehnyt hienoa työtä ylläpitäen Mooren lakia enemmän tai vähemmän, hän sanoi. Transistorin hinta on jatkanut historiallista laskuaan. Voit ostaa 100 grammaa riisiä (noin 10 senttiä) vuonna 1980 vain 100 transistoria, mutta vuoteen 2013 mennessä voit ostaa 5 miljoonaa transistoria.

Tsai sanoi, että mobiililaitteet ovat saavuttaneet katon, koska prosessorit eivät pysty toimimaan tehokkaasti yli 3 GHz: n nopeuksilla ja koska akkutekniikka ei ole parantunut paljon. MediaTek on työskennellyt tämän ongelman ratkaisemiseksi käyttämällä moniydinsuorittimia ja heterogeenistä moniprosessointia (HMP). Hänen mukaansa yritys esitteli ensimmäisen todellisen 8-ytimisen HMP-prosessorin vuonna 2013, ja aiemmin tällä viikolla se ilmoitti 4-ytimen prosessorista, joka käyttää PTP (Performance, Thermal and Power) -teknologiaaan parantaakseen edelleen suorituskykyä ja vähentää virtaa. Hän puhui myös yhteyksien nopeasta etenemisestä. Monet aiemmin mahdotonta mobiilisovellukset ovat nyt elinkelpoisia näiden parannusten takia WLAN- ja WWAN-verkoissa, hän sanoi.

MediaTek työskentelee erilaisilla "Cloud 2.0" -teknologioilla, mukaan lukien langattomat latausratkaisut, "Aster" SoC kannettaville (vain 5, 4x6, 6 millimetriä) ja heterogeenisille järjestelmille osana HSA-säätiötä, hän sanoi. Cloud 2.0: n mukaan Tsai: n mukaan on ominaista paljon enemmän laitteita - erityisesti puettavia -, joilla on paljon enemmän radioita; yli 100 radiota henkilöä kohti vuoteen 2030 mennessä.

Cloud 2.0: n suuriksi haasteiksi tulee energia ja kaistanleveys, Tsai sanoi. Ensimmäinen vaatii innovatiivisia integroituja järjestelmiä, laitteisto- ja ohjelmistoratkaisuja; parempi akkutekniikka; ja jonkinlainen energiankorjuu. Toinen vaatii käytettävissä olevan taajuuden, mukautuvien verkkojen ja luotettavien yhteyksien tehokkaampaa käyttöä.

Mitä tahansa sirujen valmistuksessa tapahtuu, se varmasti johtaa uusiin sovelluksiin ja uusiin päätöksiin, joihin sirunvalmistajat, tuotesuunnittelijat ja lopulta loppukäyttäjät kohtaavat.