Intel näkee tien laajentaa Mooren lakia 7 nm: iin

Vaikka Intel antoi hyvin vähän yksityiskohtia tulevista tuotantosuunnitelmistaan, Intel käytti viime viikolla sijoittajien kokouksessaan korostaakseen, kuinka tärkeänä se pitää Mooren lakia, perustajan Gordon Mooren lausunnossa, että sirujen tiheys kaksinkertaistuu joka toinen vuosi. Yhtiö puhui siitä, kuinka sen 14 nm: n tuotantoprosessi, jota nyt käytetään Core M: n ja tulevien laajempien Broadwell-linjojen kanssa, osoitti koko sukupolven arvon skaalaamisen ja kertoi odottavansa vastaavaa skaalaamista tulevaisuuden 10 ja 7 nm solmuista huolimatta kasvavista investoinneista jokainen solmu.

Toimitusjohtaja Brian Krzanich aloitti kokouksen puhumalla siitä, kuinka Mooren laki saavuttaa 50-vuotisjuhlaansa ensi vuonna, ja kertoi, että se on edelleen yksi yhtiön tärkeimmistä strategisista vaatimuksista. "Meidän tehtävämme on pitää se niin pitkään kuin mahdollista", hän sanoi.

Mutta pääasiassa tekniikan ja johtoryhmän pääjohtaja Bill Holt (yllä) selitti, miten yritys pääsee sinne.

Holt pani merkille Intelin ongelmat 14 nanometrin tekniikan ramppeissa, ja totesi, että 14 nanometrin prosessin saaminen hyvään tuottoon normaalin kaksivuotiskadenssin sijasta kesti yli 2, 5 vuotta. Tällä hetkellä 14 nm: n tuotto ei ole vieläkään niin hyvä kuin yrityksen saavuttaa 22 nm: n aallonpituudella, mutta se on "terveellä alueella" ja alkaa lähentyä aiempaa prosessia, joka hänen mukaansa oli Intelin kaikkien aikojen korkein tuottoprosessi. Hänen mukaansa näiden osien valmistuskustannukset ovat hiukan korkeammat vuoden viimeisellä vuosineljänneksellä, mikä vaikuttaa marginaaleihin ensi vuoden alussa, mutta hän odotti muuttuvan myöhemmin vuonna 2015. "Todellinen kustannusten vähentäminen on edelleen mahdollista pääomavaltaisessa ympäristössä ", Holt sanoi.

Joidenkin muutaman kuukauden sitten Intel Developer Forum -tapahtumassa käytyjen esitysten jälkeen Holt selitti miksi 14nm solmu oli todellinen kutistuminen, vaikka hän katsoi, että 14 nmn nimikkeistö oli käytännössä merkityksetön. "Siinä ei ole mitään, mikä olisi 14: stä", hän sanoi.

Mutta verrattuna 22 nm: n Haswell-edeltäjään, FinFET-suunnittelussa evien välinen etäisyys pienennettiin 0, 70-kertaiseksi (mikä hän totesi olevan tavoite, koska 30 prosentin vähennys jokaisessa ulottuvuudessa johtaisi kokonaan puolittuneeseen pinta-alan pinta-alaan). die, olettaen, että sillä oli sama määrä transistoreita), mutta että portin sävel pieneni vain 0, 78x. Mutta hän huomautti, yhdyskytkentäväli skaalataan normaalia pidemmäksi 0, 65x: iin (80 nm: stä 52 nm: iin) ja yhdistelmä tekee täyden sirun lähellä täydet 50% pienemmäksi (kaikki muut asiat ovat samat). Hän huomautti, että tämä vaihtelee sirun eri osissa, SRAM: n skaalauksen ollessa 0, 54x, mutta yhdysliitännät ja grafiikat osoittavat enemmän skaalausta.

Tämän työn tekemiseksi Intel loi transistoreita harvemmista, tiukemmista ja pidemmistä evistä, jotta transistorit voidaan luoda. Toisin sanoen, evien tiivistyminen ei ole enää mahdollista, vaan ne ovat nyt pidempiä.

Muita muutoksia tässä versiossa ovat Intelin ensimmäiset "tarkoitukselliset" ilmaraot komponenttien välillä, mikä mahdollistaa paremman kytkentätehon.

Vertaamalla 14 nm: n Broadwell-sirua 22 nm: n Haswell-versioon, Holt sanoi, että uudessa sirussa on 35 prosenttia enemmän transistoreita - 1, 3 miljardia -, mutta se on 37 prosenttia pienempi, joten se osoittaa transistorin tiheyden lisääntyneen 2, 2-kertaisesti, kun ylimääräiset transistorit menevät kohti parannettuja asioita. grafiikan suorituskyky.

Kaiken kaikkiaan hän sanoi, että sinun on "tosiasiallisesti saatava skaalaaminen" kustannusten vähentämiseksi - alue, jolla Holt sanoi uskovansa Intelin olevan edellä kilpailijoita, kuten Samsung ja Taiwan Semiconductor Manufacturing Corp. (TSMC). Hänen mukaansa transistorin hinta laskee edelleen ja on jopa hiukan alle historiallisen trendilinjan 14 nm: ssä, ja ennusti sen olevan edelleen linjan alapuolella 10 nm: ssä ja 7 nm: ssä. Ja hän sanoi, että uudet solmut tuottavat kustannusten lisäksi myös suorituskyvyn parannuksia. Ainakin 7 nm: n kautta hän sanoi: "Voimme jatkaa Mooren lain lupausten toteuttamista."

Toisessa esityksessä talousjohtaja Stacy Smith selitti jokaiselle uudelle solmulle pääsyn korkeat kustannukset ja osoitti kunkin solmun tuottamiseksi tarvittavat suhteelliset investointimenot. Hän sanoi, että se oli vaikeampaa ja pääomavaltaisempaa.

Hän huomautti, että kustannuksissa, jotka alkavat 22 nm: stä, on ollut "nousua" monikuvioinnin välttämättömyyden vuoksi (tarve käyttää litografiaa useita kertoja suulakkeen tietyissä kerroksissa), mutta sanoi, että kiekkojen alkamisten lukumäärä on vähentynyt vuodesta 32nm solmun, koska painotettu keskimääräinen muotin koko on nyt pienempi. Kaiken kaikkiaan 14 nm solmu on kuitenkin noin 30 prosenttia pääomaintensiivisempi kuin edellinen sukupolvi, mutta peruspiiri on 37 prosenttia pienempi.

Kaiken kaikkiaan Intel käyttää noin 11 miljardia dollaria pääomakustannuksia vuonna 2014 ja aikoo käyttää noin 10, 5 miljardia dollaria vuonna 2015. Noin 7, 3 miljardia dollaria vuoden 2014 menoista on tarkoitettu tuotantokapasiteetin rakentamiseen, loput suunnataan tutkimukseen ja kehitykseen tuleville solmuille ja 450 mm: n kiekkojen kehittäminen ja tyypilliset yrityskulut, kuten toimistorakennukset ja tietokoneet.

Kulut ovat hänen mukaansa niin suuret, että osittain sen vuoksi maailmassa on nyt vain neljä yritystä, jotka luovat huipputeknistä logiikan valmistusta: Intel, Global Foundries, Samsung ja TSMC.

Esityksiensä jälkeen esittämissä kysymyksissä Intelin avainhenkilöt olivat varovaisia, etteivät ne antaneet liikaa tietoa. Kysyttyä kustannuksista ja mahdollisuudesta siirtyä EUV-litografiaan, Holt sanoi, että kustannuskaavio oli "tarkoituksella epäselvä", koska he eivät tiedä, kuinka kaukana transistorin linjaa kohti aikaisemmista kustannuksista seuraavat solmut olisivat. Hän sanoi uskovansa, että he pääsevät linjan alapuolelle ilman EUV: tä, "mutta en halua".

Krzanichin mukaan yrityksen mielestä se ilmoitti liiallisesta aikomuksestaan ​​teollisuudelle 14 nanometrin suunnitelmistaan, joten "olemme hieman varovaisempia julkaisemalla tietoa" uusista valmistussolmuista. Hän ei sitoutuisi yrityksen tuttavaan Tick / Tock-kadenssiin vapauttamaan uuden prosessisolmun vuodessa ja uuden arkkitehtuurin seuraavana vuonna, vaikka Smith sanoi, että yrityksen odotetaan olevan "melko normaalissa kadenssissa" ja "puhuu noin 10 nm seuraavien 12 tai 18 kuukauden aikana tarvittaessa."

3D NAND ja tie 10TB SSD -muistiin

Toisella tekniikan alueella Intelin haihtumattomien muistiratkaisujen ryhmän pääjohtaja Rob Crooke (yllä) keskusteli uudesta 3D-tekniikasta SSD-levyissä ja vastaavissa laitteissa käytettävien NAND-flash-sirujen valmistuksessa. Hän ehdotti, että puolijohdelaitteet ovat "vasta käyttökäyrän alussa" ja sanoi, että tiedot haluavat olla lähempänä prosessoria vain taloudellisuuden avulla, joka pitää ne erillään.

Hän huomautti, että Intel teki ensimmäisen SSD: n - 12 megatavun mallin - takaisin vuonna 1992 ja sanoi, että nykyinen tekniikka on nykyään 200 000 kertaa tiheämpi. Intelin nykyinen tekniikka - kehitetty yhteisyrityksessä Micronin kanssa - loi 256 gigabitin NAND-muistisirun 3D-tekniikkaa käyttämällä. Tässä tekniikassa muisti pidetään transistoreiden kuutioina perinteisen "checkerboard" -mallin sijaan, ja siihen sisältyy 32 materiaalikerrosta, joissa on noin 4 miljardia reikää bittien säilyttämistä varten. Hänen mukaansa voit luoda yhden teratavun tallennustilan noin 2 mm: n ja yli 10 Tt: n verran perinteisessä SSD-muodossa.

Pienen koon lisäksi Crooke sanoi, että SSD-levyt tarjosivat valtavia suorituskyvyn parannuksia sanomalla, että 4 tuuman NAND-tallennustila voisi tuottaa 11 miljoonaa IOPS: ää (tulo- / lähtötoiminnot sekunnissa), mikä muuten vaatisi 500 jalkaa perinteistä kiintolevyn tallennustilaa. (Hän huomautti, että vaikka kiintolevyt ovat edelleen tiheämpiä, ne eivät ole oikeasti nousseet nopeuteen.)